整个系统工作流程可以简单描述如下：系统上电后，DSP由flash实现自举，并运行引导程序，之后转入EDMA等待状态，FPGA初始化后等待外部图像采集命令，收到图像采集命令后开始进行图像采集，并对采集到的图像进行预处理，预处理后的图像经过FIFO缓冲，在存储一定量的数据之后，FPGA通过半满信号向DSP发送EDMA请求，等待DSP响应，DSP一旦收到来自FPGA的EDMA请求，立即建立EDMA通道，从FIFO中读取数据到L2存储器，存满一帧图像后DSP开始图像压缩，等待一幅图像压缩完成之后，DSP会向FPGA发送中断信号，FPGA在收到中断信号后开始从 FIFO中读取压缩后的图像数据。一帧数据读完后，判断编码信号是否有效，如果有效则按同样的规则对下一帧图像进行压缩，如果无效则通知DSP结束。
ABB 和 Pace CCS 的合作伙伴关系将通过使用数字孪生技术来解决这个问题，该技术提供真实物理过程或设施的虚拟副本。该技术模拟设计阶段和测试场景以提供概念证明以确保设计符合目的。这将向客户展示他们顺利过渡到 CCS 运营。该解决方案将绘制出各种场景，包括地下建模，并将结合 ABB Ability™ OPTIMAX® 能源管理系统来预测和管理功耗。
“碳捕获和储存是加速 脱碳议程的关键组成部分。虽然我们将新的可再生能源纳入其中，但我们仍需要使用传统的能源基础设施，”ABB 能源工业总裁布兰登·斯宾塞 (Brandon Spencer) 说。“我们需要让这些更可持续，限度地减少排放，这可以通过将它们产生的二氧化碳从大气中转移到地下进行储存来实现。”
当系统 要处理大量数据或需要更灵活的用户界面使用16位、32位或64位处理器。一个8- or16位可以选择处理器而不是32位处理器片上系统或微控制器应用低功率电子设备或者是的一部分混合信号集成电路具有噪声敏感型片内模拟电子学例如高分辨率模数转换器或两者。有些人说，在8位芯片上运行32位算法可能会消耗更多的功率，因为芯片用多条指令执行软件。然而，也有人说，在运行同等软件例程时，现代8位芯片总是比32位芯片更省电。
